caxapa.ru :: принялся разделывать stm32h7r3 - писать crt, шаблоны раскладки шин и памяти на них, для скрипта линкера и тд. оказалось сильно затруднительно лазить по доке в которой over 3700 страниц. чтоб было удобнее кодить - сделал две картики, объединил мапу адресов кусков внутреннего озу и флеша с их раскладкой на шинах - так работать стало значительно веселей, может кому пригодится.

klen (Вчера, 00:16, просмотров: 620)

принялся разделывать stm32h7r3 - писать crt, шаблоны раскладки шин и памяти на них, для скрипта линкера и тд. оказалось сильно затруднительно лазить по доке в которой over 3700 страниц. чтоб было удобнее кодить - сделал две картики, объединил мапу адресов кусков внутреннего озу и флеша с их раскладкой на шинах - так работать стало значительно веселей, может кому пригодится.

вот такая раскладка у меня получилась из этих док

ITCM_SRAM_ORIGIN=0x00000000

ITCM_SRAM_SIZE=64K

DTCM_SRAM1_ORIGIN=0x20000000

DTCM_SRAM1_SIZE=32K

DTCM_SRAM2_ORIGIN=0x20018000

DTCM_SRAM2_SIZE=32K

AXI_SRAM1_ORIGIN=0x24000000

AXI_SRAM1_SIZE=128K

AXI_SRAM2_ORIGIN=0x24020000

AXI_SRAM2_SIZE=128K

AXI_SRAM3_ORIGIN=0x24040000

AXI_SRAM3_SIZE=128K

AXI_SRAM4_ORIGIN=0x24060000

AXI_SRAM4_SIZE=128K

AHB_SRAM1_ORIGIN=0x30000000

AHB_SRAM1_SIZE=16K

AHB_SRAM2_ORIGIN=0x30004000

AHB_SRAM2_SIZE=16K

AHB_BACKUP_SRAM_ORIGIN=0x38800000

AHB_BACKUP_SRAM_SIZE=4K

итого по нормальному обычному (есть еще буферные в некоторой переферии) озу можно расчитывать аж на 598К. но самое на мой взгляд ценное что 1) в itcm по нашим делам можно всю содержательную чать кода всунуть. 2) быстрые данные на 4 стрима в AXI_SRAM1...AXI_SRAM4 - они прекрасно будут паралелно парами работать на вхувходовый конвейер процеесора и на два dma независимо. шикардос! нужно только все это взлететь! писанины будет много..

Ответить

ARM, RISC-V контроллеры