reZident (18.02.2026 19:13, просмотров: 860)-
- Возможны две IP сети на одном PHY (IP Aliasing) только вопрос "Зачем?" Boвa(48 знак., 22.02.2026 18:22)
- Как уже сказали - работать не будет такое. Ставьте свич с поддержкой VLAN или берите камень с несколькими MAC. - LightElf(20.02.2026 02:14)
- А разве это физически возможно? Вроде бы PHY передает данные по
мере их поступления, у него нет встроенного буфера (несколько слов
не считается), и если два PHY будут принимать одновременно, то один
обязательно потеряется. Да и пропускная способность МАС рассчитана
на один PHY. - AlexBi(18.02.2026 19:44)
- То бишь у процессора обязательно должно быть два MAC-контроллера с
раздельными интерфейсами R(G)MII? - reZident(18.02.2026 20:14)
- Армянское радио (вроде бы всё вменяемо, глюков не видно): SciFi(1741 знак., 18.02.2026 21:01)
- Угу. Спасибо. Я пришел к аналогичным выводам. На сайте Макрогрупп
есть подборка по процессорам Rockchip. Мне бы еще бы понять, при
отсутствии какого-либо внятного ТЗ, чего хочет заказчик? :-/ reZident(1 знак., 18.02.2026 21:17, ссылка)
- Вот да. Чего хочет заказчик? Кто будет линуха поднимать на этой
чудо-плате? - SciFi(18.02.2026 21:18)
- Ну это совершенно точно не я буду! :-) - reZident(18.02.2026 21:21)
- Вот да. Чего хочет заказчик? Кто будет линуха поднимать на этой
чудо-плате? - SciFi(18.02.2026 21:18)
- Угу. Спасибо. Я пришел к аналогичным выводам. На сайте Макрогрупп
есть подборка по процессорам Rockchip. Мне бы еще бы понять, при
отсутствии какого-либо внятного ТЗ, чего хочет заказчик? :-/ reZident(1 знак., 18.02.2026 21:17, ссылка)
- Армянское радио (вроде бы всё вменяемо, глюков не видно): SciFi(1741 знак., 18.02.2026 21:01)
- То бишь у процессора обязательно должно быть два MAC-контроллера с
раздельными интерфейсами R(G)MII? - reZident(18.02.2026 20:14)