caxapa.ru :: ну то есть как обычно с riscv, списали с arm с его ldrex/strex, да по дороге один сломали, второй потеряли.

beefdeadbeef (Сегодня, 12:48, просмотров: 66) ответил Nikolay_Po на Вот как используются нормальные, не упрощённые инструкции Load+Reserve (lr) и Store Conditional (sc):

ну то есть как обычно с riscv, списали с arm с его ldrex/strex, да по дороге один сломали, второй потеряли.

что для меня неожиданно, так это идея использовать lr/sc для регистров периферии -- где-то есть указания

на то, что так вобще можно ?

ARM, RISC-V контроллеры