ARM, RISC-V контроллеры

VladislavS. (10.03.2026 15:23, просмотров: 131) ответил Nikolay_Po на А ведь эти, установка и сброс бит, сами по себе не атомарными будут... Радует только то, что, в итоге, каждый при своём останется - или успел, или не успел, но содержимое CSR не пострадает. Но я больше предпочитаю модифицировать PFIC_ITHRESDR. Так можно заблокировать только достаточный для атомарности уровень приоритета, не блокируя все прерывания насовсем.