Не идеально. Есть замечания. Например, у SPI при выборе фазы 1,
тактовый сигнал последнего бита "режется" как будто он был с фазой
"0". Пришлось снижать частоту шины периферии, чтобы этот срез
позволял устройствам на шине принимать тактовый сигнал корректно. У
I2C стандарнтая errata, как и у STM32F1xx, похоже. Требуется передёргивание в некоторых случаях, после подачи питания или после воздействия помех. Так же, частота прямого доступа к FLASH (минуя зеркальную копию памяти программ в ОЗУ) была заявлена 70МГц, но потом опустили до 60.
Ethernet PHY - не все регистры и биты, к которым идёт доступ из их же демо-кода, документированы (это CH32V317 если). Их офф. поддержка разводит руками - даже у них нет полных данных.
В остальном пока всё соответствует.
Nikolay_Po (Сегодня, 09:44, просмотров: 50) ответил jlm на К контроллеру и задачи с соответствующими требованиями к надёжности
работы. Как там с ерратой? Нулевая небось? Все пашет как у силабса
))?