ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
23 ноября
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
15874 Топик полностью
Алексей Мусин (21.10.2004 06:42, просмотров: 1) ответил Dimonira на Это внешняя частота, а внутри есть PLL
Ответ: я вижу, что макс bus_freq = 25MHz, и она получается делением sysclock на 2, тогда как core_clock = sys_clock. Но явного упоминания о лимите на core_clock нет. Или я плохо искал?