-
- Нужно сделать то же самое, что ты сделал - смоделировал мою схему и
построил зависимость выхода в диапазоне выхода от 0 до ~1В, чтобы
увидеть нелинейность влияния транзисторов - не более и не менее - Make_Pic(09.07.2026 20:08)
- Дык свойства всех источников отредактируй. Для источника входного
синусоидального сигнала задай амплитуду 1В - reZident(09.07.2026 20:17)
- Спасибо! Но из за нехватки времени и чтения док по Microcap, так и
не смог повторить моделирование и результаты как у тебя. :( - Make_Pic(15.07.2026 10:12)
- Чего там сложного-то? За 10 минут схему повторил. reZident(1 знак., 15.07.2026 13:27, ссылка, +1)
- Настройки параметров анализа в файле проекта не сохраняются? Make_Pic(1 знак., 15.07.2026 18:46, картинка)
- Почему не сохраняются? Я именно с этими настройками запускал перед
тем, как отправил схему. 2 узел это вход, 11 узел это выход. Можно
их поименовать in и out, например, и в скобках проставить их имена
v(in), v (out). - reZident(15.07.2026 18:56)
- Я ничего не менял - запустил как есть - Make_Pic(1 знак., 15.07.2026 19:28, картинка)
- Ну и...? Удерживая левую кнопку мыши, выделяешь фрагмент графика,
например, возле отметки 4мс и наблюдаешь нелинейность. reZident(1 знак., 15.07.2026 19:46, картинка)
- Я въехал наконец, да, согласен, синус вблизи нуля можно считать линейным источником сигнала - Make_Pic(15.07.2026 22:09)
- А вот улучшенная схема, где нелинейность отсутствует. reZident(2 знак., 15.07.2026 19:57, ссылка, картинка)
- И с токами коллекторов транзисторов выходного каскада. Их начальный ток около 2мА. reZident(1 знак., 15.07.2026 20:02, картинка)
- Ну и...? Удерживая левую кнопку мыши, выделяешь фрагмент графика,
например, возле отметки 4мс и наблюдаешь нелинейность. reZident(1 знак., 15.07.2026 19:46, картинка)
- Я ничего не менял - запустил как есть - Make_Pic(1 знак., 15.07.2026 19:28, картинка)
- Почему не сохраняются? Я именно с этими настройками запускал перед
тем, как отправил схему. 2 узел это вход, 11 узел это выход. Можно
их поименовать in и out, например, и в скобках проставить их имена
v(in), v (out). - reZident(15.07.2026 18:56)
- Настройки параметров анализа в файле проекта не сохраняются? Make_Pic(1 знак., 15.07.2026 18:46, картинка)
- Чего там сложного-то? За 10 минут схему повторил. reZident(1 знак., 15.07.2026 13:27, ссылка, +1)
- Спасибо! Но из за нехватки времени и чтения док по Microcap, так и
не смог повторить моделирование и результаты как у тебя. :( - Make_Pic(15.07.2026 10:12)
- Дык свойства всех источников отредактируй. Для источника входного
синусоидального сигнала задай амплитуду 1В - reZident(09.07.2026 20:17)
- Нужно сделать то же самое, что ты сделал - смоделировал мою схему и
построил зависимость выхода в диапазоне выхода от 0 до ~1В, чтобы
увидеть нелинейность влияния транзисторов - не более и не менее - Make_Pic(09.07.2026 20:08)