reZident (20.08.2026 12:16, просмотров: 99) ответил Ralex на Вообще, INL 10 бит А СТОП не 10 бит, а 10 младших разрядов, 4 битаINL до 15ppm of FullScale. То бишь 0,0015% от полного диапазона.
-
- не, вы смотрите ацп, я про цап - Ralex(20.08.2026 12:31)
- Пардон! Промахнулся. Вы правы - 10 LSB. - reZident(20.08.2026 12:47)
- Тобишь нелинейность 10 младших бит - и как интерпретировать этот
параметр к реальной схеме? - Make_Pic(20.08.2026 14:23)
- 10 младших единиц. Иначе говоря, у вас 1/6000 нелинейность. Сами в
нужные величины переведите, в ппм или %FSR. - Ralex(20.08.2026 14:39)
- как получилось 1/6000? - Make_Pic(20.08.2026 14:49)
- все заполненные 16 бит это 100% FSR, в числах отсчётов это 65535. Если нелинейность младшие 10 единиц (или разрядов - но не бит!), то у вас в пределах этой нелинейности остается 65535/10 = 6553 значимых отсчёта. Я бы усушку утруску сделал как минимум ещё на полразряда, а то и целый. Но написал вам 1/6000, это грубо взятые 6553 отсчёта, в расчёте что ваша аналоговая часть не вносит дополнительной нелинейности. - Ralex(20.08.2026 14:57)
- как получилось 1/6000? - Make_Pic(20.08.2026 14:49)
- 10 младших единиц. Иначе говоря, у вас 1/6000 нелинейность. Сами в
нужные величины переведите, в ппм или %FSR. - Ralex(20.08.2026 14:39)
- Тобишь нелинейность 10 младших бит - и как интерпретировать этот
параметр к реальной схеме? - Make_Pic(20.08.2026 14:23)
- Пардон! Промахнулся. Вы правы - 10 LSB. - reZident(20.08.2026 12:47)
- не, вы смотрите ацп, я про цап - Ralex(20.08.2026 12:31)