ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
6 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
160103 Топик полностью
Evgeny_CD, Архитектор (27.06.2009 15:28, просмотров: 239) ответил =AlexD= на "Гладко было на бумаге". Увидеть бы хоть примерный вариант реализации, хотя-бы граф перемещения данных. Боюсь что всё упрётся в пропускную способность контроллера SDRAM. И более-менее жирный проц с кешем и нормальным DMA сделает всё тоже самое без
Смотрим. ДШ на 128 Мбит сдрамину. 8 бит. Она может делать burst на всю страницу - 1024 байта. типовой SDRAM контролллер в современных FPGA имеет тактовую порядка 80 Мгц (если не извращаться), и тратит порядка 11 тактов на подготовку обмена. Далее по http://download.micron.com/pdf/datasheets/dram/sdram/128MSDRAM.pdf
одному слову на такт. Длительность транзакции 11+1024+2(закрытие)=1037 такта/80 Мгц = 13 мкС. Итого имеем что-то типа 79 Мбайт/сек. SD карточка разумной цены - 10 мбайт/сек. Сеть - 25 Мбайт/сек за счет дуплекса при идеальном раскладе. Поток данных от ТВ декодера - 27Мбайт/сек. 10Мбайт/сек - разумный поток на шину процессора. Итого имеем 10+25+27+10=72 мбайт/сек. суммарный поток :) Это заметим без DDR, 16 битной SDRAM и пр, что без особых напрягов поднимет наш поток от/в SDRAM до 150 мбайт/сек. Главное, чтобы в плисине было много блочной памяти :). Тут, конечно, Altera рулит.
Ответить