caxapa.ru :: только учитывайте - контроллер SDRAM придётся однозначно писать самому. ну и кеш-контроллер должен быть с ним весьма тесно интегрирован.

Mahagam (07.07.2009 15:59, просмотров: 290) ответил Evgeny_CD на Вот это креативно!!! Отличная идея!!!

только учитывайте - контроллер SDRAM придётся однозначно писать самому. ну и кеш-контроллер должен быть с ним весьма тесно интегрирован. зато если сильно поизвращаться - то и сбрасывать страницы кеша можно также непрерывно. то есть суммарно получить 99% загрузку шины данных (1% - неизбежные рефреши).

Ответить

- Поскольку в VHDL|Verolog я, как бы это помягче сказать, ни в зуб ногой, то писать я пока ничего не смогу. Я пока идеи продумываю. Вообще Ваша идея просто супер!!! - Evgeny_CD(07.07.2009 16:06)
  - а она не моя. она откуда-то честно с3.1415жжена. идея проверена и железом и симулятором. Mahagam(493 знак., 07.07.2009 16:21)
    - А можно ссылочку на модельку? - Rst7(08.07.2009 16:20)
      - там всё сложно: выбираем конкретную модель (например как по ссылке) и получаем линки на всяческие и разнообразные модели (Verilog/HSpise/IBIS) подходящие под выбранный чип. ну и даташЫт рядом лежит. - Mahagam(08.07.2009 16:58, ссылка)
        
        Ага. Спасибо. - Rst7(08.07.2009 17:06)
    - Ну ладно, значит на цЫклоне-3 будем жить :) - Evgeny_CD(07.07.2009 16:32)

Программируемая логика и ЦОС