ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
10 ноября
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
1611428 Топик полностью
LordNфилософ (Сегодня, 20:32, просмотров: 9) ответил Ralex на Задержка старого всего на время прохождения OR гейта выглядит сомнительно. Строб будет очень короткий, не факт что жирный OR на 16 входов успеет его разглядеть и передать в каком-то удобоваримом временном размере. Всё же лучше воспользоваться какой-то более прогнозируемой линией задержки.
это же плк, у него вся поляна, весь проект от начала и до конца, выполняется за один ТИК. 

т.е. с выхода OR на вход XOR данные попадут только в следующем цикле.


OR здесь просто используется как элемент удерживающий данные до следующего цикла

ЛН
Ответить