ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
6 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
167549 Топик полностью
Evgeny_CD, Архитектор (28.09.2009 02:04, просмотров: 177) ответил Mahagam на зато схемотехник от Verilog`а балдеет. и наступив на пяток стандартных граблей (типа "синхронный дизайн" и "клоковые домены") начинает выдавать хорошие HDL решения
"У каждого хорошего врача есть свое кладбище" (С). У каждого хорошего инженера - горка плат от неудавшихся проектов :) 
Ответить