dxwak (19.12.2009 11:17, просмотров: 113) ответил luba на Такое впечатление что DDS не перекидывает из буфера в регистры, по умолчанию в update clock register должно быть 64 цикла тактировки кристала REFCLK, после которых якобы данные переходят в регистры.
Может быть дело в выводе IO UD CLK http://www.analog.com/static/imported-files/data_sheets/AD9852.pdf
When operating the device in the serial I/O mode, it is best to use the external I/O update clock mode to avoid an I/O update clock occurring during a serial communication cycle. Such an occurrence may cause incorrect programming due to a partial data transfer. Therefore, users should write to the device between I/O update clocks. To exit the default internal update mode, program the device for external update operation at power-up before starting the REFCLK signal but after a master reset. Starting the REFCLK causes this information to transfer to the register bank, forcing the device to switch to external update mode.
То есть как я понял, нужно его перепрограммировать как входной, после сброса микросхемы, но до того как будет подан сигнал REFCLK.