ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
24 ноября
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
179202 Топик полностью
koyodza (22.01.2010 17:13, просмотров: 202) ответил Ксения на Есть: "If SCLK is held low for 32 DRDY periods, the serial interface will reset and the next SCLK pulse will start a new
это совсем не одно и то же. В 1258 намного удобнее я просто устанавливал таймаут 256 (по-умолчанию он 4096), и оно просто хорошо вписывалось в период опроса
Ответить