-
- У ADC08D1000 в качестве шины 2x16 LVDS пары (что совсем не удивительно). Никуда кроме ПЛИС вы это не всосёте. =AlexD=(653 знак., 17.02.2010 13:37)
- А вот какую из этих FPGA вы бы посоветовали бы: МПП-ARM(142 знак., 17.02.2010 14:15)
- serdes`ы стратикса требуют низкой входной частоты на клоке. откуда её взять? - Mahagam(17.02.2010 14:27)
- Нафиг ему сердес, у него параллельная шина, по частоте пролезть должно. - =AlexD=(17.02.2010 18:01)
- параллельная 16-ти разрядная шина на 500MHz. тут выравнивать длины проводов до микрометра придётся. я бы за такое брался б со страхом. даже имея виртекс. - Mahagam(17.02.2010 18:30)
- Выравнивать придётся в любом случае, сердес тут ниразу не помощник. - =AlexD=(17.02.2010 20:36)
- параллельная 16-ти разрядная шина на 500MHz. тут выравнивать длины проводов до микрометра придётся. я бы за такое брался б со страхом. даже имея виртекс. - Mahagam(17.02.2010 18:30)
- Нафиг ему сердес, у него параллельная шина, по частоте пролезть должно. - =AlexD=(17.02.2010 18:01)
- Извини, сейчас некогда рыть DS, убегаю. =AlexD=(53 знак., 17.02.2010 14:18)
- serdes`ы стратикса требуют низкой входной частоты на клоке. откуда её взять? - Mahagam(17.02.2010 14:27)
- События идут с равными интервалами, иногда событие не наступает, тогда ждем следующего события Х. МПП-ARM(187 знак., 17.02.2010 14:12)
- А как вы определяете начало сигнала? Только пост мат обработкой? - =AlexD=(17.02.2010 14:16)
- да, но этот-то алгоритм я точно в FPGA занесу - МПП-ARM(17.02.2010 14:20)
- А как вы определяете начало сигнала? Только пост мат обработкой? - =AlexD=(17.02.2010 14:16)
- Общая память не нужна, необходимо вычислять глобальную сумму с раздачей назад: МПП-ARM(258 знак., 17.02.2010 14:08)
- грабли ещё и в том, что даже не в каждую FPGA можно всосать поток с ADC08D1000. циклоны/спартаны до 400MHz с напрягом что-то смогут вытянуть. и то я сильно в этом сомневаюсь. 250MHz - уже можно говорить. - Mahagam(17.02.2010 13:45)
- Циклоны 100% не потянут, нужно смотреть в сторону Стратиксов. - =AlexD=(17.02.2010 13:50)
- да. вот только цена стратикса слишком некислая. если каким-либо макаром получить широкую (хоть 256 бит) но относительно медленную (150MHz) шину, то самый толстый Spartan-3A DSP всё переварит. Mahagam(51 знак., 17.02.2010 13:59)
- Я плохо знаю номенклатуру ПЛИС, может у Ксилинкса чё-нить найдётся приемлимое. - =AlexD=(17.02.2010 14:11)
- без предварительного снижения частоты - только Virtex-5/6 Mahagam(30 знак., 17.02.2010 14:27)
- Я плохо знаю номенклатуру ПЛИС, может у Ксилинкса чё-нить найдётся приемлимое. - =AlexD=(17.02.2010 14:11)
- да. вот только цена стратикса слишком некислая. если каким-либо макаром получить широкую (хоть 256 бит) но относительно медленную (150MHz) шину, то самый толстый Spartan-3A DSP всё переварит. Mahagam(51 знак., 17.02.2010 13:59)
- Циклоны 100% не потянут, нужно смотреть в сторону Стратиксов. - =AlexD=(17.02.2010 13:50)
- А вот какую из этих FPGA вы бы посоветовали бы: МПП-ARM(142 знак., 17.02.2010 14:15)
- самая проблема будет всосать его, а не обработать. - Mahagam(17.02.2010 12:19)
- Я об этом же, поэтому городится многопроцессорность-многоконтроллерность - МПП-ARM(17.02.2010 12:40)
- хе. да не в этом дело. 600MHz - это не хрен собачий. хоть тыщу армов поставь, но если нет соответствующего соска - они и бита принять не смогут, задумайтесь хотя бы о размножении клока на пару чипов. ага. - Mahagam(17.02.2010 12:58)
- Ну так я про демукс и горожу медленно и печально. МПП-ARM(385 знак., 17.02.2010 13:14)
- эээ. вы через GPIO собрались принимать данные? ну удачи :)))) Mahagam(49 знак., 17.02.2010 13:19)
- На этой железке я еще не провернял, но на Атмеге128 у меня 8 бит за такт на регистр зачитывалось, то есть если в СРАМ писать, то за 4 такта 8 бит у меня получалось. На этой железке разве не так? В документации 32 битный регистр за такт читается из GPIO. - МПП-ARM(17.02.2010 13:29)
- и думать забудьте - =AlexD=(17.02.2010 13:59)
- в целом - не так. - Mahagam(17.02.2010 13:33)
- На этой железке я еще не провернял, но на Атмеге128 у меня 8 бит за такт на регистр зачитывалось, то есть если в СРАМ писать, то за 4 такта 8 бит у меня получалось. На этой железке разве не так? В документации 32 битный регистр за такт читается из GPIO. - МПП-ARM(17.02.2010 13:29)
- эээ. вы через GPIO собрались принимать данные? ну удачи :)))) Mahagam(49 знак., 17.02.2010 13:19)
- Ну так я про демукс и горожу медленно и печально. МПП-ARM(385 знак., 17.02.2010 13:14)
- хе. да не в этом дело. 600MHz - это не хрен собачий. хоть тыщу армов поставь, но если нет соответствующего соска - они и бита принять не смогут, задумайтесь хотя бы о размножении клока на пару чипов. ага. - Mahagam(17.02.2010 12:58)
- Я об этом же, поэтому городится многопроцессорность-многоконтроллерность - МПП-ARM(17.02.2010 12:40)
- У ADC08D1000 в качестве шины 2x16 LVDS пары (что совсем не удивительно). Никуда кроме ПЛИС вы это не всосёте. =AlexD=(653 знак., 17.02.2010 13:37)