Программируемая логика и ЦОС

Просветите, пожалуйста, по CPLD Цель демультиплексить 32 бита шину в 128 бит с 600МГц до 150МГц. Есть желание использовать вот это чудо: http://ru.farnell. …am-1-8v-smd/dp/1291832 Еще попутно хочется (если это конечно возможно) реализовать формулу типа r=(a1>8)?a1*4+3:((a2>8)?a2*4+2:((a3>8)?a3*4+1:a4*4)), где a1, a2, a3, a4 - по 8 бит от исходной шины, и, вместо 4*8 бит (a1,a2,a3,a4) демультиплексить одно 10 битное число r, тогда на выходе у меня вместо 128 бит будет только 40 бит. Вопросов три, посоветуйте, пожалуйста: 1. можно ли это сделать на CPLD или мне необходим полноценный FPGA, 2. подойдет ли то чудо, которое по ссылке, 3. как и чем мне это чудо запрограммировать (опыт обычного и массивно-параллельного программирования имеется). Спасибо