caxapa.ru :: самый быстрый вариант что можно придумать - это когда FPGA прикидывается шлангом статической памятью. цепляете FPGA на шину памяти к процу и всё. он считает что в его адресном пространстве есть место где сами по себе возникают новые данные.

Mahagam (22.02.2010 12:25, просмотров: 279) ответил МПП-ARM на Так я хоть плисиной, хоть КДПЛ, хоть флоп-флопом понимаю как ширу учетверить... Вот дальше что, мне нужно что-то, что могло сосать хоть по 8 бит (всего надо 192 бита) с 100 МГц себе в память, а дальше я это все уже распараллелю.

самый быстрый вариант что можно придумать - это когда FPGA прикидывается ~~шлангом~~ статической памятью. цепляете FPGA на шину памяти к процу и всё. он считает что в его адресном пространстве есть место где сами по себе возникают новые данные. исключаете это место из области кеширования и всё. вот только выводов FPGA может не хватить на всё. до сих пор непонятно почему вы хоть какую-то часть обработки не хотите сделать в FPGA. хотя бы детектирование своих сигналов.

Ответить

- Вот кто бы мне такое разработал бы. Я с Вами полностью согласен и, думаю, что в моем случае, это самое правильное решение, но не знаю как это железно реализовать... МПП-ARM(182 знак., 22.02.2010 12:49)
  - возможность мат обработки на FPGA до сих пор отвергаете? странно. Mahagam(65 знак., 22.02.2010 13:09)
    - не отвергаю, почему же :) МПП-ARM(140 знак., 22.02.2010 13:34)

Программируемая логика и ЦОС