caxapa.ru :: Черт! В Cortex-A8 Revision: r3p2 Слов про когерентность нету!!! Тогда понятно, почему бигльбоар на супер-пупер 600 МГц ОМАпе так мало стоит :) Там в отношении кеша данных есть только 2 фичи:

Evgeny_CD, Архитектор (25.02.2010 01:10, просмотров: 165) ответил ыыыы на у спарка это есть (core от Гейслера поддерживает), а для ARM вообще SMP систему видели? нету их и в самых А9 котрексах нету. там есть некие софт патчи. а сделать это вобщем-то не сложно (MMU-шный адрес в реальный переводить быстро). кстати у МИПСов

Черт! В Cortex-A8 Revision: r3p2 Слов про когерентность нету!!! Тогда понятно, почему бигльбоар на супер-пупер 600 МГц ОМАпе так мало стоит :) Там в отношении кеша данных есть только 2 фичи: Data cache preload instruction - типа преферча в CF и MIPS Data cache behavior with C-bit disabled - а это запретить кешданных целиком нафиг. Пипец! Даже инвалидировать кеш лайн руками нельзя!!!

Ответить

- Ноу комментс. Евгений, так работать с документами нельзя. - aaarrr(27.03.2010 02:19)

Средства и методы разработки