=AlexD= (08.03.2010 21:10, просмотров: 417) ответил IgorChem на Verilog - как правильно организовать конвейерЭто моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.
-
- я словами это понимаю, но вот как это реализуется, скажите, пожалуйста??? IgorChem(751 знак., 08.03.2010 21:26 - 09.03.2010 03:21)
- Реализуется, как вы и пишете. Только в модуле верхнего уровня надо всё правильно обставить. Опять же, clock enable у регистров задействовать, см. далее. pin(411 знак., 09.03.2010 14:54)
- А если блоки друг за другом стоят, то все тоже должно быть нормально? igorchem(801 знак., 09.03.2010 17:12)
- штойто мне кажыцца, что от программизма таки не далеко ушли. это схе-ма! не программа. схема. а вообще странно. - Mahagam(09.03.2010 17:16)
- То есть так правильно, и должно работать? Пример выложить? Может кто найдет ошибку? Там 160 строк всего-то, а не синтезируется... - igorchem(09.03.2010 17:29)
- Что-то здесь не так. Нужно обсудить какой-нибудь нормальный, но простой пример. pin(727 знак., 09.03.2010 18:14)
- где ж ты раньше-то был? Mahagam(57 знак., 09.03.2010 18:10)
- ну вы бы хоть книжку тогда человеку порекомендовали которая, по вашему мнению, поможет быстрее разобраться ;> как говориться "лучше дать удочку, чем..." - Snaky(09.03.2010 20:33)
- а я сам ничего не читал. - Mahagam(09.03.2010 20:42)
- И то верно, я уже кучу книг прочитал, а не помогло, в то же время, задачка решилась просто! У меня там была конструкция igorchem(636 знак., 09.03.2010 22:47)
- аа. ну конечно. эта конструкция приводила к тому что у вас 32 тыщи регистров адресовались напрямую. тут любой чип обосрётся такое делать. ну или 4-х портовая память нужна. а такой пока что няма. - Mahagam(10.03.2010 09:57)
- Теперь понятно, правда интересно, что вот такая кострукция igorchem(119 знак., 10.03.2010 16:09)
- аа. ну конечно. эта конструкция приводила к тому что у вас 32 тыщи регистров адресовались напрямую. тут любой чип обосрётся такое делать. ну или 4-х портовая память нужна. а такой пока что няма. - Mahagam(10.03.2010 09:57)
- И то верно, я уже кучу книг прочитал, а не помогло, в то же время, задачка решилась просто! У меня там была конструкция igorchem(636 знак., 09.03.2010 22:47)
- а я сам ничего не читал. - Mahagam(09.03.2010 20:42)
- ну вы бы хоть книжку тогда человеку порекомендовали которая, по вашему мнению, поможет быстрее разобраться ;> как говориться "лучше дать удочку, чем..." - Snaky(09.03.2010 20:33)
- То есть так правильно, и должно работать? Пример выложить? Может кто найдет ошибку? Там 160 строк всего-то, а не синтезируется... - igorchem(09.03.2010 17:29)
- штойто мне кажыцца, что от программизма таки не далеко ушли. это схе-ма! не программа. схема. а вообще странно. - Mahagam(09.03.2010 17:16)
- А если блоки друг за другом стоят, то все тоже должно быть нормально? igorchem(801 знак., 09.03.2010 17:12)
- Реализуется, как вы и пишете. Только в модуле верхнего уровня надо всё правильно обставить. Опять же, clock enable у регистров задействовать, см. далее. pin(411 знак., 09.03.2010 14:54)
- я словами это понимаю, но вот как это реализуется, скажите, пожалуйста??? IgorChem(751 знак., 08.03.2010 21:26 - 09.03.2010 03:21)