Evgeny_CD, Архитектор (09.03.2010 01:52, просмотров: 127) ответил Dir на Хм... Так может и спецы из AD аналогично считали для BF504F/506F
Из 504F большого толку не будет - у него нет внешней быстрой шины. А вот 506F куда интереснее тогда получается - из него отличный сопроцессор для Cortex получится! Идея такая. Cortex, FPGA, SDRAM буферное, BF. Cortex закачивает в SDRAM данные для обработки и формирует поле команды. Дергает BF за... и начинает через PPI лить в него поток данных.
BF смотрит на качало пакета - там сказано, что за команда. И начинает закачивать из FLASH код обработки командых в ОЗУ. Гладишь, к этому моменту данные от host процессора докачаются, и можно начинать обработку.
По завершению BF дергает за.. Cortex, и FPGA начинает скачивать через PPI результаты обработки. Далее все повторяется.
Вообще довольно любопытная конструкция получается, надо отдать должное.
Ну и как макси вариант - BF51x. Там за счет SDRAM вся эта картина будет смотреться куда веселее. Задержек будет меньше - результативная моща BF выше.
Осталось только понять, как много кусочков работы, для которых потребный объем ОЗУ под данные достаточен 32к.