ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
2 мая
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
187785 Топик полностью
Ruslan (02.04.2010 08:28, просмотров: 223) ответил IgorChem на Не компилится Verilog проект в квартусе. Вылетает с ошибкой Out of Memory (типа 2ГБ оперативки закончилось). Помогите,пожалуйста, разобраться.
У меня тоже при компиляции квартус пытался зависнуть. А потому что код написан не правильно. Вместо <= присваивания используете = и наоборот. Я уже писал об этом. http://caxapa.ru/186641.html
Ответить