Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
2 мая

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Программируемая логика и ЦОС

194492 Топик полностью

Ruslan (18.05.2010 12:51, просмотров: 182) ответил IgorChem на Спасибо, Руслан, за ответ! А еще глупее вопрос. А без мегавизардов это делается? Я понимаю, что с ними просто. Есть ли такое просто в синтаксисе верилога?

Мегавизард генерирует verilog или vhdl файлы. Можно самому попробовать его написать. :)

Ответить

- По сути ты подключаешь модуль pll и настраиваешь его параметры Ruslan(4473 знак., 18.05.2010 12:56)
  - То есть это делается только с помощью altpll? И даже если мне только удвоить клок, тоже либо визард включать, либо этот недецкий вызов? - IgorChem(18.05.2010 13:03)
    - Надежнее сделать через визард в отдельной папке. А потом это файл положить в проект и использовать. - Ruslan(18.05.2010 13:14)
      - Это-то понятно! IgorChem(101 знак., 18.05.2010 13:35)
        
        Начальству виднее :) - Ruslan(18.05.2010 13:41)