-
- Хотя не, все правильно, четвёртый цикл это и есть чтение результата. Смотри все сигналы внимательно на самих выводах ИС. У меня когда сигнатура не читалась были обнаружены банальные закоротки и непропайки. - Shura(08.09.2010 17:27)
- Я конечно взгляну, но плату то не я делал - это altera'вская DE1 - отладочная плата для FPGA Cyclone II. Я думаю что непропаи маловероятны. Схемка платы в приложении. Lunix(08.09.2010 18:27)
- Не знаю, можно ли это сделать на твоей плате, но я тупо в статике выставлял сигналы, проверял тестером/осциллом, потом подавал следующий сигнал - опять проверял и т.д. Там шагов не так много, проверка недолго занимала. - Shura(08.09.2010 18:34)
- Хорошая идея - надо будет попробовать. Спасибо. - Lunix(09.09.2010 10:39)
- Не знаю, можно ли это сделать на твоей плате, но я тупо в статике выставлял сигналы, проверял тестером/осциллом, потом подавал следующий сигнал - опять проверял и т.д. Там шагов не так много, проверка недолго занимала. - Shura(08.09.2010 18:34)
- Я конечно взгляну, но плату то не я делал - это altera'вская DE1 - отладочная плата для FPGA Cyclone II. Я думаю что непропаи маловероятны. Схемка платы в приложении. Lunix(08.09.2010 18:27)
- Хотя не, все правильно, четвёртый цикл это и есть чтение результата. Смотри все сигналы внимательно на самих выводах ИС. У меня когда сигнатура не читалась были обнаружены банальные закоротки и непропайки. - Shura(08.09.2010 17:27)