Схемы, платы, компоненты

Спасибо за инфу, принял к сведению. Сейчас ловится фронт и проверяется валидность старта на середине бита(лог. 0), дальше будем думать. Вариант с UART и задержкой на байт, мне тоже больше импонирует, так как позволяет аппаратно контролировать ошибки передачи, а также мажоритарно определять старт, но накапливаемая задержка при последовательном включении не приемлема(пока).