caxapa.ru :: вопрос о Quartus II WebEd: настройке симулятора

nestandart (22.09.2010 00:05, просмотров: 10171)

вопрос о Quartus II WebEd: настройке симулятора рисую схемой последовательно три 4-битных счётчика. никак не могу разобраться с EndTime. ставлю 10 нс период входного такта при 100 нс EndTime - всё "хорошо", но в график не умещаются остальные выходы счётчика.. а 1000 нс или 1 мкс EndTime не принимаются (Specifity a legal End Time). как быть? и ещё: как то можно отключить задержку сигналов на эпюрах симулятора? или частоту снизить, что бы диаграммы "совпадали" с идеальными, а не с расчётными ? :)

Ответить

- Про EndTime непонятно. Проект приложи. ruslan(112 знак., 22.09.2010 00:11)
  - какой(-ие) файл(-ы) приложить? в каком меню искать вообще этот "Functional" ? :) - nestandart(22.09.2010 00:15)
    - zip с проектом. - ruslan(22.09.2010 00:21)
      - вроде это 77 кБ - nestandart(22.09.2010 00:31 - 01:04)
        
        Это под какую версию квартуса? - ruslan(22.09.2010 00:35)
        
        Quartus II 9.0sp1 Web Edition - nestandart(22.09.2010 00:35)
        
        Похоже на Xilinx - ruslan(22.09.2010 00:37)
        
        ааа :) точно :) вот этот правильный nestandart(22.09.2010 01:04)
        
        Скачал твой проект. Ruslan(315 знак., 22.09.2010 08:09)
        
        стало быть End Time надо менять не там, где менял я. спасибо! - nestandart(22.09.2010 23:57)
    - вопрос о "Functional" отпал :) - nestandart(22.09.2010 00:17)

Программируемая логика и ЦОС