caxapa.ru :: Про шину не понятно. Можно одну шину разделить на две независимые без общих выводов, или что-то есть общее?

Ruslan (08.10.2010 16:05, просмотров: 192) ответил Evgeny_CD на Удобная разделенная шина. 32 бита, 16 бит под DDR, остальное под периферию. DDR разводится pin-pin, что заметно повышает надежность. FPGA в качестве сопроцессора очень хорошо ложится на такую шину. 16 канальный продвинутый DMA хорошо дополняет

Про шину не понятно. Можно одну шину разделить на две независимые без общих выводов, или что-то есть общее?

Ответить

- Вроде разобрался. Если DDR SDRAM то общие только шины адреса A[23:1]. Где-то так: Ruslan(08.10.2010 16:26)
  - Да. А если FPGA адресовать старшими линиями адреса - то пересечений по пинам не будет. - Evgeny_CD(08.10.2010 16:51)
    - Ага, тоже об этом думал. Сейчас вот пытаюсь понять как он будет загружаться. - Ruslan(08.10.2010 17:05)
    - А загрузку можно сделать так. Evgeny_CD(423 знак., 08.10.2010 17:03)
      - Это понятно, я про то какой режим BOOTMOD надо выбрать. - Ruslan(08.10.2010 17:08)
        
        Где разделенная шина. Override адесов - по необходимости. - Evgeny_CD(08.10.2010 17:10)
        
        Если я правильно понял BOOTMOD[1:0] == 11 или 10, а FB_A[21:17]) будет для CPU как бы FB_A[4:0]) ? - Ruslan(08.10.2010 17:15)
        
        Похоже наврал. Надо читать доки. - Ruslan(08.10.2010 17:21)
        
        FB_A[21:17] используются для конфигурирования. - Ruslan(08.10.2010 17:29)
        
        Пока так глубоко не ковырял. Если они сделали так - молодцы!!!! - Evgeny_CD(08.10.2010 17:17)
        
        Надо сперва разобраться. Ruslan(161 знак., 08.10.2010 17:20)

Средства и методы разработки