Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
21 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
216702
Топик полностью
ruslan
(19.10.2010 20:56, просмотров: 216)
ответил
de3
на
Кто как борется с тем, что синтез проекта больше часа происходит из которых 90-95% занимает фиттер?
Включи smart и инкрементальную компиляцию.
Ответить
Пробовал, 2 минуты экономии от силы :((( Там все в фиттере виснет, правда у меня сейчас около 80000 лютов 340 умножителей и 5.3М памяти используется. Фиттер ускоряется (с часа до 40 минут) при выключении оптимизации, но и FMax после этого раза в
de3
(16 знак., 19.10.2010 21:22
)
Дык, так и должно быть. Чем больше процент утилизации, тем дольше фиттеру приходится "перетрахивать" разводку.
-
mse
(20.10.2010 11:02
)