ARM, RISC-V контроллеры

Однако тяжела "шапка мономаха". Сравниваем спецификации процессоров Cortex-M3 -> Cortex-M4 --> (таблица в конце, реализация проца в кремнии по технологии TSMC). И видим, как непросто дались М4 все новые фишечки... http://www.arm.com/products/processors/cortex-m/cortex-m4-processor.php
http://www.arm.com/products/processors/cortex-m/cortex-m3.php
TSMC 90nm - Speed Optimized Area/Area Optimized (mm2) 0.083/0.047 Frequency (MHz) 275/50 Power Efficiency (DMIPS/mW) для Area Optimized - 12.5 65nm low power process - Speed Optimized/Area Optimized Area (mm2) 0.21/0.11 Frequency (MHz) 300/150 Power Efficiency (DMIPS/mW) 24/38 FPU Area ( if included ) (mm2) 0.08 / 0.06 При перехода на новый техпроцесс площадь ядра увеличилась почти в 3 раза, если сравнивать процы одинакового типа оптимизации! Т.е. с учетом того, что новый техпроцесс - снижение площади ячейки в 2 раза, М4 в гейтах чуть ли не в 6 раз тяжелее!!! В попугаях на милливатт тоже примерно 3-х кратный рост, что говорит о примерно одинаковой эффективности кв.мм/DMIPS/mW. FPU по 65 нм процессу занимает примерно такую же площадь, как и само ядро М3 по технологии 90 нм. Т.е. FPU примерно в 2 раза сложнее по гейтам, чем ядро М3. Так что любители плавучки - зло! Таке вполне понятно почему М4 всплыл только сейчас. Пока в мейнстриме были 180, 130 и 90 нм, размер яра М4 не позволял ему быть эффективным. Производители контроллеров не поняли бы шутки, и сказали, что Cortex=суксь. А так при переходе на 65 нм за счет технологической модернизации удалось замаскировать колоссальный размер ядра, и М4 - это бало кв мм, быстро и дешево. Умерьшение размера ядра ниже некоего минимума смылса не имеет. Т.е. если площадь ядра = площади нескольких КП под выводы, то она уже никого не волнует. Вот так и оптимизировали М4.