Ткните, пожалуйста, докой в неграмотного. Я пока вижу (п. 3.4.2 Cortex™-M3 r2p1 Technical Reference Manual):
Unaligned support is only available for load/store singles (LDR, LDRH, STR, STRH). Load/store
double already supports word aligned accesses, but does not permit other unaligned accesses,
and generates a fault if this is attempted.
А в бите UNALIGN_TRP у меня дефолтное значение.
Также из (п. A3.2.1 Alignment behavior из ARM®v7-M Architecture Reference Manual)
The following data accesses always generate an alignment fault:
...
• Non word-aligned LDRD, LDMIA, LDMDB, POP, and LDC
...
constant (30.11.2010 16:54 - 17:04, просмотров: 109) ответил amx на в доках на cortex-m3 ясно сказано что это ядро умеет unaligned access. А вот будет HardFault или нет - решать биту UNALIGN_TRP в Configuration Control Register