Mikla (01.12.2010 09:15, просмотров: 146) ответил amx на в доках на cortex-m3 ясно сказано что это ядро умеет unaligned access. А вот будет HardFault или нет - решать биту UNALIGN_TRP в Configuration Control Register
Выдержку дали и сами не поняли что HardFault будет не зависимо от UNALIGN_TRP Сами же написали "Unaligned load-store multiples always fault"
вот вам более расширенная цитата
Alignment and data access
The following data accesses always generate an alignment fault:
• Non halfword-aligned LDREXH and STREXH
• Non word-aligned LDREX and STREX
• Non word-aligned LDRD, LDMIA, LDMDB, POP, and LDC
• Non word-aligned STRD, STMIA, STMDB, PUSH, and STC
The following data accesses support unaligned addressing, and only generate alignment faults when the
CCR.UNALIGN_TRP bit is set (see Configuration and Control Register (CCR) on page B3-16):
• Non halfword-aligned LDR{S}H{T} and STRH{T}
• Non halfword-aligned TBH
• Non word-aligned LDR{T} and STR{T}