ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
21 ноября
228034 Топик полностью
Mahagam (13.12.2010 20:02, просмотров: 264) ответил Артем на wire ready;artem_regro_m #(.ADDR(`MEMIO_TEST_REG1)) regro0(.data(data_1),.regs(regs),ready(ready));artem_regro_m #(.ADDR(`MEMIO_TEST_REG2)) regro1(.data(data_2),.regs(regs),ready(ready));artem_regro_m #(.ADDR(`MEMIO_TEST_REG3))
по-хорошему - тут массив модулей просится. но как их параметризовать тогда индивидуально - я не в курсе. или если исходники модуля доступны - то правьте их так, чтобы они либо выдавали 1, либо z. а снаружи делайте не wire, а "weak0 ready". только не знаю, каждый ли синтезатор такое сожрёт.