Ксения (16.12.2010 15:03, просмотров: 296) ответил 580BM80 на На мой взгляд у писюка также мало оснований ориентироваться на обработку сигналов, как и у МК заниматься быстрой арифметикой. Да одной и доработки системы команд маловато будет. В DSP есть и другие форсирующие примочки.-
- Конкурируют не только строители x86, но и разработчики других архитектур, в том числи и всяких DSP. И тенденции там те же самые (увеличение частоты и количества ядер). А "примочки" дают весьма серьёзный эффект. Ваш пример FPU += [SI++]*[DI++] 580BM80(381 знак., 16.12.2010 15:22)
- Уж сколько раз говорено/писано, что native x86 никто сейчас не исполняет, все современные процы компилят его на лету в команды чего-то жутко параллельного и RISCового. Там не только 2 обращения за так к памяти получается, а гораздо больше. - Evgeny_CD(16.12.2010 16:07)
- Хм... Память в разы медленнее самого процессора. К тому же одновременный доступ физически возможен только в разные банки на разных физических шинах. У программиста должна быть возможность явно задавать распределение памяти с точки зрения привязки 580BM80(86 знак., 16.12.2010 16:18)
- при 4Мбайт кеша L3 на кристалле банковость и шинность внешнего SDRAM не так важны. А кеши подключаются к разным частям процессора разными шинами. - Evgeny_CD(16.12.2010 16:21)
- А Вы можете гарантировать, что обрабатываемые массивы отобразятся в кэше таким образом, что доступ к ним будет производиться через разные шины? - 580BM80(16.12.2010 16:34)
- А это тайна, которая велика есть. Это в embedded мире код и данные можно положить по разным банкам памяти, и при правильном контроллере SDRAM, который не закрывает банк так долго, как это можно сделать, получить приличный прирост скорости. В Evgeny_CD(31 знак., 16.12.2010 16:37)
- За сударыню Вы постояли достойно. И даже истина не дороже. Даже для меня ;-) - 580BM80(16.12.2010 16:44)
- А это тайна, которая велика есть. Это в embedded мире код и данные можно положить по разным банкам памяти, и при правильном контроллере SDRAM, который не закрывает банк так долго, как это можно сделать, получить приличный прирост скорости. В Evgeny_CD(31 знак., 16.12.2010 16:37)
- А Вы можете гарантировать, что обрабатываемые массивы отобразятся в кэше таким образом, что доступ к ним будет производиться через разные шины? - 580BM80(16.12.2010 16:34)
- при 4Мбайт кеша L3 на кристалле банковость и шинность внешнего SDRAM не так важны. А кеши подключаются к разным частям процессора разными шинами. - Evgeny_CD(16.12.2010 16:21)
- Хм... Память в разы медленнее самого процессора. К тому же одновременный доступ физически возможен только в разные банки на разных физических шинах. У программиста должна быть возможность явно задавать распределение памяти с точки зрения привязки 580BM80(86 знак., 16.12.2010 16:18)
- А кто просит за один такт? Архитектура x86 как раз и позволяет выполнять команды за разное число тактов, в зависимости от сложности задания. Так что такие ёмкие команды как раз хорошо бы смотрелись на x86 и др. представителях CISC-архитектуры. Ксения(79 знак., 16.12.2010 15:49)
- Уж сколько раз говорено/писано, что native x86 никто сейчас не исполняет, все современные процы компилят его на лету в команды чего-то жутко параллельного и RISCового. Там не только 2 обращения за так к памяти получается, а гораздо больше. - Evgeny_CD(16.12.2010 16:07)
- Конкурируют не только строители x86, но и разработчики других архитектур, в том числи и всяких DSP. И тенденции там те же самые (увеличение частоты и количества ядер). А "примочки" дают весьма серьёзный эффект. Ваш пример FPU += [SI++]*[DI++] 580BM80(381 знак., 16.12.2010 15:22)