ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Среда
4 декабря
234003 Топик полностью
Meteor (17.01.2011 15:19, просмотров: 267) ответил Mahagam на ну так то ж верилог. переходите. я по методичке за два дня перешёл. :)
Ура!!! Нашел решение. Правда строчек чуть больше. Если кому потребуется делюсь
data:process
	variable A:std_logic_vector(31 downto 0):="01111111111111111111111111111111";
	variable B:std_logic_vector(31 downto 0):="00000000000000000000000000000000";
	variable c:std_logic:='0';
	begin
	B(31 downto 1):=A(30 downto 0);
	c:=A(31);
	B(0):=c;
	A:=B;
	wait for 320 ns; Din<=B;	
end process data;
Mahagam, отдельное спасибо за помощь.