L_S_V (18.01.2011 18:01, просмотров: 1334)Не удается в ISE (проект - схематик) в PACE "увидеть" закреплённый в UCF контакты. Есть проект в ISE 12/3 + Modelsim SE 6.5d. Чисто схемотехнический. В файле UCF прописал закрепление за "внешними цепями" конкретных пинов.
Но Xilinx PACE говорит: ERROR:DesignEntry - Could not apply constraint: NET XP1_IN0 LOC=P1;
(и так для всех закреплённых пинов). Причём в PACE появились синалы, которых у меня в схеме нет.
Взял пример идущий с ISE 12.3 - счётчик Джонсона (Schematic) jc2_sch. Результат - PACE отказывается подключать цепи с контактам, заданным в UCF.
Другие примеры - не чисто схемотехнические - нормально обрабатываюся PACE.
Видимо при запуске PACE происходит оптимизация введённой схемы (когда проект чисто схемотехнический) - как отключить оптимизацию?
(или подскажите в чём может быть проблема).
ЗЫ. Прикладываю простенький проект с мультиплексором, который не работает.
Спасибо.