ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Понедельник
8 июля
236936
Evgeny_CD, Архитектор (04.02.2011 20:01 - 20:04, просмотров: 456)
Мысль пришла. Навеяно постом о суперкомпьютерах -> О роли и месте FPGA в мощных вычислительных системах. http://caxapa.ru/236935.html
Всякие авангардные идеи о полностью реконфигурируемом высчислителе (когда после выполнения некоего акта обработки перед следующим актом его структура меняется, чтобы быть оптимальной на будущем такте) это круто, но пока малореалистично - нет ни аппарата проектирования, ни готовой аппаратной поддержки. По 22нм и тоньше, в моем понимании, реально сделать вот что. Вместо матрицы гейтов - матрица элементов памяти и универсальных вычислитей (типа ядра CUDA). Там внтури особо конфигурировать нечего, а вот связи между ними конфигурировать - вот это самое то! Помнится, у меня был институтский диплом. Я там предлагал построить конвейер из TMS230C25, чтобы быстро считать FFT. Т.е. берем одну совокупность "первичных бабочек", и обсчитываем ее входной тмской. Далее за счет перекоммутации элементов памяти эти данные идут сразу на второй слой, а первый слой считает новую порцию данных. До практической реализации дело не дошло, но защита былу успешной :) Собственно, цель моей реконфигурироемой системы - полностью устранить холостые пересылки данных. Типа вычислитель подключается к блокам памяти, где лежит код и исходные данные. В фоне, пока он чухается, ему качают новый код или (и) данные. Подсчитал - перекоммутировал блок на следующий слой, поодключил блоки для нового акта и вперед. Ну и система проектирования алгоритмов обработки должа быть мощной и красивой. Чтобы прогонять данные через модель и смотреть - кто бабук курит, кому памяти/скорости не хватило и т.д.