ARM, RISC-V контроллеры

Потому что контрольная сумма там располагается Criterion for Valid User Code The reserved Cortex-M3 exception vector location 7 (offset 0x001C in the vector table) should contain the 2’s complement of the check-sum of table entries 0 through 6.