caxapa.ru :: чет никак не соображу с AHB to APB bridge 0/1 и DMA в LPC1768

incognito (30.03.2011 00:19, просмотров: 2525)

чет никак не соображу с AHB to APB bridge 0/1 и DMA в LPC1768 я так понял, что находясь в пределах одной группы (например APB slave group 1), DMA (например I2S <-> память) и доступ процессора к периферии (например SSP0) будут конкурировать, ибо на схемах пути DMA и ядра пересекаются на мосту AHB to APB и сама периферийная шина группы к тому же только одна...

Ответить

- ну и пусть конкурируют - koyodza(30.03.2011 00:23)
  - находясь пока на стадии распределения периферии есть возможность раскидать самую прожорливую на разные шины, в этом случае DMA на обоих шинах подозреваю будут происходить параллельно - incognito(30.03.2011 22:39)
    - не имея хотя бы приблизительных данных о средней и пиковой скоростях передачи данных ничего конкретного сказать нельзяОпыт показывает, то подобные действия имеют смысл далеко не всегда, а иногда в последствии оказываются даже вредны - koyodza_book(30.03.2011 23:07, )
      - согласен, мне скорости пока вот тоже не известны, хочу заложить в жедезо максимум производительности а там видно будет, все проще софтом манипулировать чем плату колупать.. - incognito(30.03.2011 23:42)
        
        Предельная скорость DMA в АРМ - 6 тактов, так что вряд ли один канал DMA сильно повлияет на процессор. Вот друг на дружку несколько каналов DMA повлиять могут. - Vallav(01.04.2011 09:15)
        
        если не известен хотя бы порядок скоростей, такую работу вообще не стоит начинать делать - koyodza_book(31.03.2011 10:38, )

ARM, RISC-V контроллеры