ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
28 ноября
247057 Топик полностью
Ксения (09.04.2011 21:23 - 21:26, просмотров: 145) ответил Vit на По UG Figure 26-1. SD16_A Block Diagram и Figure 27-1. Block Diagram of the SD24_A можно увидеть, что можно тактировать даже от VLO. Вот только емкости семплирования аналоговых входов в зависимости от тактовой не перестраиваются - только от выбора
Ничего не поняла... Ну, а с частотой 50 Гц он может оцифровывать, как обычные АЦП, подавляя при этом сетевую помеху? И где картинки зависимости числа значащих бит от частоты оцифровки? Неужели эта штука при оцифровке с частотой 1 МГц дает эффективых все 24 разряда?