Ale3000 (14.06.2011 12:45, просмотров: 1559)Как в PCAD2004 задается минимальный зазор от контура платы до меди? У меня раньше был выставлен BoardEdgeClearance был 0.5 мм. Потом я решил поменять на 0.4 мм.
При проверке DRC PCAD вначале пишет:
Design Clearances (in mm):
-------------------------------
Board Edge Clearance: 0.4mm
Silk Screen Clearance: Not Defined
Hole-Hole Clearance: Not Defined
И чуть ниже выдает:
CLEARANCE VIOLATIONS:
Error 1 -- Clearance Violation between:
* Pad VD1-2 at (126.000,131.572) mm [Top layer]
* Line at (100.000,133.000):(166.000,133.000) mm [Board layer]
* Calculated Clearance: 0.412mm.
* Rule: Layer{Top}.BoardEdgeClearance=0.5
Error 2 -- Clearance Violation between:
* Pad VD2-2 at (136.750,131.572) mm [Top layer]
* Line at (100.000,133.000):(166.000,133.000) mm [Board layer]
* Calculated Clearance: 0.412mm.
* Rule: Layer{Top}.BoardEdgeClearance=0.5
Где PCAD хранит старое значение BoardEdgeClearance и почему изменение зазора не оказывает никакого эффекта? Это глюк PCADa или я чего-то не понимаю?