caxapa.ru :: как на systemverilog выглядит умножение и прочая арифметика? нужно какую то либу подключить?

lexxx-lexxx (03.08.2011 10:14, просмотров: 2661)

как на systemverilog выглядит умножение и прочая арифметика? нужно какую то либу подключить? Просмотрел SystemVerilog 3.1a Language Reference Manual, там только перечисление возможных операций без сэмплов к ним. Простое a = b*c; не канает

Ответить

- канает, если FPGA, а не CPLD. Mahagam(136 знак., 03.08.2011 12:54)
  - действительно. Был косяк в другом месте - lexxx-lexxx(03.08.2011 13:17)

Программируемая логика и ЦОС