Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Пятница
22 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
267313
Топик полностью
Evgeny_CD
, Архитектор
(16.08.2011 17:06, просмотров: 422)
ответил
Mahagam
на
он самый. но насколько помню на исходники верилога накладывается тьма ограничений, иначе оно не транслируется.
Но это как бы только решение одной задачи. Т.е. если у нас есть verilog код - в виртуальный софтовый проект мы быстрый смулятор оного всунем с разумными сложностями. То, что SV можно использовать, ускорит разработку модели.
Ответить