Обращение к памяти нескольких ведущих устройств в подобных случаях разруливает арбитр системной шины. Который держит устройства в ожидании освобождения ресурса, И вырабатывает сигнал подтверждения завершения операции для каждого из устройств.
Арбитр шины часто реализуется внутри самой FPGA.