Evgeny_CD, Архитектор (07.11.2011 18:11, просмотров: 878)Респект -pin-! Он навел. The BEE3 (Berkeley Emulation Engine, version 3) от Microsoft Research. Простая и удивительная штука! http://caxapa.ru/206014.html
http://caxapa.ru/104710.html
http://research.mi …m/en-us/projects/bee3/ Компашка, организованная для коммерциализации (как у нас сказали бы) этой технологии http://www.beecube.com Две занятные бумаги от мЫкрософтовскх рисечеров вложены. [Времени на подробный анализ нет – просьба критически оценить написанное ниже]. Народ построил некий базовый кубик из 4-х ксиловых виртекс-5. И предлагает его как рисеч-платформу. Суть аппаратуры: • 4 ксила • По паре DDR2/3 слотов на каждый • По PCI-e слоту на каждый • Кучка высокоскоростных интерфейсов наружу • Быстрые шины для связи внутри. Почему 4- есть в этом некая логика. 2 – мало, 3- несимметрично, 8 – много и дорого. 4 на базовый кубик ок. Что делать на этой штуковине? Продвинутая отладка и ко-девелопмент софта\железа. Берем софткор, аппаратный кусок к нему, и обвешиваем все это отладочными средствами – анализ шины, перехват, статистика, профайлинг, трейсинг и пр. Все делается именно под задачу, обычный JTAG тут и рядом не стоял. Аппаратное отслеживание code coverage. Аппаратное отслеживание – были ли обращения по ячейкам памяти. Чтобы натянуть систему по взрослому на модели, и быть спокойным на ASIC. Фрактальные вычисления (термин мой). Суть такова. Самое глупое, что можно делать на FPGA – это эмулировать обычный проц или DSP. Самое умное состоит в следующем. Берем мы целевой алгоритм и раскладываем его на две сущности: • Множество специализированных блоков, которые выполняют удобные куски работы с точки зрения целевой задачи • Управляющая программа, которая оперирует не 4 действиями, а командами для этих блоков. Гибкость FPGA как раз и позволяет делать почти любые блоки – главное разложить задачу алгоритмически. За счет такого подхода эффективность использования будет максимальной. Что и показано в папире от M$. О таком подходе я говорил, когда писал свои посты про уход DSP в никуда -> -->.
http://caxapa.ru/104710.html
http://research.mi …m/en-us/projects/bee3/ Компашка, организованная для коммерциализации (как у нас сказали бы) этой технологии http://www.beecube.com Две занятные бумаги от мЫкрософтовскх рисечеров вложены. [Времени на подробный анализ нет – просьба критически оценить написанное ниже]. Народ построил некий базовый кубик из 4-х ксиловых виртекс-5. И предлагает его как рисеч-платформу. Суть аппаратуры: • 4 ксила • По паре DDR2/3 слотов на каждый • По PCI-e слоту на каждый • Кучка высокоскоростных интерфейсов наружу • Быстрые шины для связи внутри. Почему 4- есть в этом некая логика. 2 – мало, 3- несимметрично, 8 – много и дорого. 4 на базовый кубик ок. Что делать на этой штуковине? Продвинутая отладка и ко-девелопмент софта\железа. Берем софткор, аппаратный кусок к нему, и обвешиваем все это отладочными средствами – анализ шины, перехват, статистика, профайлинг, трейсинг и пр. Все делается именно под задачу, обычный JTAG тут и рядом не стоял. Аппаратное отслеживание code coverage. Аппаратное отслеживание – были ли обращения по ячейкам памяти. Чтобы натянуть систему по взрослому на модели, и быть спокойным на ASIC. Фрактальные вычисления (термин мой). Суть такова. Самое глупое, что можно делать на FPGA – это эмулировать обычный проц или DSP. Самое умное состоит в следующем. Берем мы целевой алгоритм и раскладываем его на две сущности: • Множество специализированных блоков, которые выполняют удобные куски работы с точки зрения целевой задачи • Управляющая программа, которая оперирует не 4 действиями, а командами для этих блоков. Гибкость FPGA как раз и позволяет делать почти любые блоки – главное разложить задачу алгоритмически. За счет такого подхода эффективность использования будет максимальной. Что и показано в папире от M$. О таком подходе я говорил, когда писал свои посты про уход DSP в никуда -> -->.