ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Понедельник
20 мая
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
293540 Топик полностью
Ralex (21.12.2011 14:24, просмотров: 121) ответил antm на DDR2 это можно сказать халява;) У DDR3 требования гораздо жестче.
Ну, 0.7мм не страшно, у меня длинны CLK и DQS выравнены до 0.1мм разумеется могло что-то набежать за счет изгибов итд, но по центру линий длинны посчитанны до 0.1 точности.
Ответить