caxapa.ru :: Тут на двух сигнальных не вытащить просто. А в даташите написано буквально следующее:

aaarrr (27.12.2011 20:37, просмотров: 339) ответил Ruslan на У товарищей из Freescale для какого-то процессора есть реф. дизайн на 4-х слоях. 2 сигнальных + GND и VCC. ЕМНИП, DDR2 + BGA0.8.

Тут на двух сигнальных не вытащить просто. А в даташите написано буквально следующее: PCB Routing/Plane Layers min. 6 Signal Routing Layers min. 3 Full ground layers under DDR2/mDDR routing region min. 2 То есть если не сделать две земли, то это как бы нарушает требования производителя.

Ответить

- Меня они не убедили :D - Ralex(27.12.2011 23:55)
  - Ну, дело хозяйское. - aaarrr(28.12.2011 00:03)
    - Я просто размышляю логически Ralex(960 знак., 28.12.2011 00:22)
      - Я ни в коем случае и не сомневаюсь, что конфигурация 2 plane + 4 signal будет рабочей. Но тут следует исходить из того, нужен ли этот дополнительный сигнальный слой в проекте вообще. Fanout для L138 делается нормально на трех сигнальных слоях, не aaarrr(42 знак., 28.12.2011 00:42)
        
        А вроде как число слоев всегда четное для обычной дешевой технологии (слышал в дискуссии на LinkedIn, могу ошибаться), поэтому 6 слоев - Ralex(28.12.2011 03:05)
        
        Четное. Просто лучше уж "пустой" слой под плейн отдать, тогда не так жалко :) - aaarrr(28.12.2011 03:14)
- Не спорю, просто привел для информации. - Ruslan(27.12.2011 21:30)

ARM, RISC-V контроллеры