Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Понедельник
25 ноября

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

298608 Топик полностью

Evgeny_CD, Архитектор (12.01.2012 10:52, просмотров: 136) ответил vmp на А кто мешает передавать данные из процессора в FPGA по SPI? По условию задачи поток небольшой, канал должен справиться. Тем более, что в этом случае получается распараллеливание потоков на две разные шины.

+1! Думал об этом. Набил FIFO нужными мне 4 байтами, разрешил SPI - и хай оно само ползет. За 2 мкс выползет - в общем, устроит. Но, быть может, SPI нужен будет для другого - вот и прикидываю альтернативы.

Ответить

- Можно попробовать совместить строб SPI и тактирование передачи из FPGA в процессор. 32/4 = 8. - vmp(12.01.2012 11:20)
  - В рамках конкретной задачи - да, такая оптимизация возможна. Но если чуть изменится набор данных, то общего решения может и не быть. Хотя пустыми байтами всегда можно "отформатировать" - Evgeny_CD(12.01.2012 11:22)