caxapa.ru :: Ваши возражения действуют и на чтение и на запись, т.к. проц по ДМА так-же может не успевать считывать данные из ПЛИС. Таким образом от анализа предельной задержки для ДМА никуда не деться.

=AlexD= (12.01.2012 11:24, просмотров: 165) ответил Evgeny_CD на koyodza тоже предложил изящное решение - таймер генерит строб для FPGA и одновременно запрос для DMA. Но тут есть вот какая штука.

Ваши возражения действуют и на чтение и на запись, т.к. проц по ДМА так-же может не успевать считывать данные из ПЛИС. Таким образом от анализа предельной задержки для ДМА никуда не деться.

Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.

Ответить

- Или, точнее, от создания способа квитирования всех переходов машины состояний обмена проц-FPGA на основе IO. Т.е. ничто не принимается на веру. Переход в новое состояние только после получения квитирования. И тут же проверка - не поздно ли. Да, Evgeny_CD(12 знак., 12.01.2012 11:31)

ARM, RISC-V контроллеры