Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
8 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

302300 Топик полностью

rezident (27.01.2012 22:14, просмотров: 506) ответил Гудвин на А вот есть такая фишка в LPC. Сам удивился, кода в руки попал первый LPC17. VDD там появляется, когда GPIO настроен на вывод. И очень нравится, что после сброса и во время него все выводы подтянуты. Так гораздо проще реализовать микропотребление.

Как/чем измерял?

Ответить

- И UT70A, и осциллографом. Ток подтяжки нормирован в даташите - ~50 uA. - Гудвин(27.01.2012 22:24)
  - Нормирован от 15 до 85 мкА? :) Что-то все это весьма подозрительно. Я бы не стал закладываться на такую недокументированную багу. Кстати, в какой ревизии кристалла ты это намерил? - rezident(27.01.2012 23:11)
    - Уже посыпал голову пеплом выше :) Но факт остается фактом - напряжение подтяжки на 0.9В меньше VDD. И у 1758, и у 1768. - Гудвин(27.01.2012 23:25)
      - Все равно я не вижу, где тут смысл? Зачем запитывать pull-up пинов от питания ядра, если сами пины питаются напрямую от VDD? Ведь питание ядра VDD(REG) в принципе можно и отключать, в отличие от питания пинов (VDD), которое должно быть всегда пока rezident(37 знак., 27.01.2012 23:38)
        
        Я же выяснил уже - подтяжка и сидит на VDD... - Гудвин(27.01.2012 23:48)
        
        Видимо полевик, который создает weak pull-up, подключен к VDD через диод. Для того, чтобы в питание не утекал входной ток pull-up, когда входное напряжение выше VDD (5V tolerance). - rezident(28.01.2012 00:04)
        
        Угу. - Гудвин(28.01.2012 00:21)