ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
15 ноября
302418 Топик полностью
rezident (28.01.2012 12:56, просмотров: 647) ответил koyodza на ну я тоже могу привести и обратные примеры. Потому и говорю, что лучше, когда критичные цепи подтягиваются снаружи. А некритичные пусть лучше плавают, чем тянут за собой в одну сторону и критичные
"Плавающие" входы это плохо. Плавающий уровень приводит к переходу буферной схемы пина МК в линейный режим и как следствие к повышенному потреблению тока этой буферной схемой. Пример. Старенькая серия CPLD фирмы Xilinx XC9500 не имеет ни встроенных pull-up/down и схемы bus-keeper, поэтому если оставить какой-либо вход или даже просто несконфигурированный вывод (от момента подачи питания до конца прошивки ПЛИС через JTAG) без внешнего pull-up/down, то он начинает потреблять весьма повышенной ток и ПЛИС может выйти из строя от перегрева. Неоднократно сталкивались с таким проявлением и неисправностью ПЛИС. Потом перешли на использование серии XC9500XL у которой уже имеются встроенные схемы bus-keeper на каждый пин. Аналогичные схемы bus-keeper есть у MSP430, который, даже несмотря на наличие триггеров Шмитта по каждому входу GPIO, также не включает после или во время сброса встроенные pull-up/down там, где они имеются.