caxapa.ru :: Нашел. "Мудрые люди" в описании 926 раздел Cache coherence ваще забанили, и "сложили" относящиеся к этому команды в описание регистров и команд сопроцессора. Вот я, тупой, и не мог найти. Вложено.

Evgeny_CD, Архитектор (25.02.2012 10:52 - 11:01, просмотров: 96) ответил lentjaj2 на в MMU можно запретить кэшировать определённые области памяти, отдельно по коду и данным. А вот нашёл у себя документ DDI0151C_920T_TRM.pdf 97 стр. Invalidate DCache, даже пример на АСМ есть.

Нашел. "Мудрые люди" в описании 926 раздел Cache coherence ваще забанили, и "сложили" относящиеся к этому команды в описание регистров и команд сопроцессора. Вот я, тупой, и не мог найти. Вложено. 926 - раздел 2.3.8, стр. 49 по акробату 920 - раздел 4.4, стр 96 по акробату. Что сразу бросается в глаза - отсутствие префетча для данных. В CF это есть. Может оказаться полезным, когда на вход MAC загоняют данные из разных областей памяти.

DDI0198E_arm926ejs_r0p5_trm.pdf ARM920T_TRM1_S.pdf

Ответить

Средства и методы разработки